| |
|
 |
|
 |
|
|

|
|
クロック/タイマ・ソリューションには、PLL ベースの乗算器、PLL クロック・シンクロナイザ、およびゼロ遅延 PLL クロック・ドライバを提供します。
FPGA向け TI社 クロックソリューション
CDCE421/421xxxシリーズは水晶発振回路と、ループフィルタを集積した周波数シンセサイザを内蔵しており、広い出力周波数範囲(10.9MHz〜766.7MHz、875MHz〜1175MHz)をサポートでき、イーサネット、ファイバ・チャネル、PCI Express、Serial ATA製品などのクロック設計を簡素化します。
CDCE421の特長
- クロック源: 27.35 MHz〜38.33 MHzの水晶振動子またはLVCMOS入力
- 出力レベル: LVDSとLVPECLを切替え可能
- LVDS出力: 100Ωの終端抵抗を外付け、周波数範囲 = 10.9 MHz〜400MHz
- LVPECL出力: 周波数範囲 = 10.9 MHz〜1.175 GHz
- ループフィルタ: 50 KHz 〜 400 kHzのプログラマブル・ループ・フィルタを内蔵
- 消費電力: LVDSモード... 240mW(typ) 、LVPECLモード... 300mW(typ)
- チップ・イネーブル制御ピン
- ESD耐圧: >2kV(Human Body Model)
- 電源リップル除去機能
|

|
| Clock Synthesizer (w/PLL) |
| Device name |
Function |
Package |
| CDCE421 |
EEPROM内蔵、Programmable 1-PLL クロック・シンセサイザ (10〜1100MHz) |
4 x 4 x 0.9mm 24pin VQFN |
| Fixed Clock Synthesizer |
| Device name |
Function |
Package |
| CDC421100 |
100MHz clock output, Low-Jitter Clock Generator, 0.3ps RMS jitter |
4 x 4 x 0.9mm 24pin VQFN |
| CDC42116 |
106MHz clock output, Low-Jitter Clock Generator, 0.3ps RMS jitter |
4 x 4 x 0.9mm 24pin VQFN |
| CDC421125 |
125MHz clock output, Low-Jitter Clock Generator, 0.3ps RMS jitter |
4 x 4 x 0.9mm 24pin VQFN |
| CDC421156 |
156MHz clock output, Low-Jitter Clock Generator, 0.3ps RMS jitter |
4 x 4 x 0.9mm 24pin VQFN |
| CDC421212 |
212MHz clock output, Low-Jitter Clock Generator, 0.3ps RMS jitter |
4 x 4 x 0.9mm 24pin VQFN |
| CDC421250 |
250MHz clock output, Low-Jitter Clock Generator, 0.3ps RMS jitter |
4 x 4 x 0.9mm 24pin VQFN |
| CDC421312 |
312MHz clock output, Low-Jitter Clock Generator, 0.3ps RMS jitter |
4 x 4 x 0.9mm 24pin VQFN |

▲ページトップへ
|

|
FPGAに最適なIDT社のクロック・トータルソリューション
クロック市場で圧倒的なシェア
IDT社は、通信、ストレージ、FA、コンシューマ・アプリケーションにおけるクロックマネジメントのリーディング・サプライヤです。IDT社のクロックマネジメント製品は、プログラマブルなプラットフォーム、高精度なテクノロジ、アドバンスドI/O、ストラタム基準の同期(WAN PLL)など様々なソリューションを提供します。製品の種類には、クロック・ジェネレータ、プログラマブル・スキューPLL、ゼロディレイPLL、クロック・ファンアウト・バッファ(non-PLLベース)、高いジッタ性能のFemtoClockがあります。
|
ICS874003-02(FemtoClock) 主な特長
- 3つの差動LVDS出力
- 入力レベル: LVPECL, LVDS, LVHSTL, SSTL, HCSL
- 出力周波数: 98MHz - 320MHz
- サイクルtoサイクル ジッタ特性: 最大35psec
- PCI Express用スペクトラム拡散クロックをサポート
|
 |
ザイリンクスFPGAとのリファレンス・デザイン
<クロック分配>
- ファンアウト・バッファからゼロディレイ・バッファ, プログラマブル・スキュー調整タイプまで幅広く提供中。
- ファンアウト・バッファ(シングルエンド入出力, 差動入出力)
- クロック・マルチプレクサ(シングルエンド入出力, 差動入出力)
- PLL内蔵ゼロディレイ・バッファ(シングルエンド入出力, 差動入出力)
- 周波数変換
- プログラマブル・スキュー

IDT5V9885(VersaClock) ブロック図
<クロック生成>
クロック・シンセサイザー,マルチプレクサからプログラマブル・クロック(出荷時書込みタイプ, 又は フィールド・プログラマブルタイプ)まで幅広く提供中。
プログラマブル・クロック (VersaClock)
- 出荷時書込みタイプ
- EPROMベース・プログラミング クロック・シンセサイザー
- EEPROMベース・プログラミング クロック・シンセサイザー
- シリアル・プログラミング クロック・シンセサイザー
- PLLクロック・ジェネレータ(シングルエンド入出力, 差動入出力)
- FemtoClock・コミュニケーション・シンセサイザー
- スペクトラム拡散クロック(シングルエンド入出力, 差動入出力,プログラマブル)
- 周波数変換(PLLベース周波数マルチプライヤ/デバイダ クロック・ジェネレータ)
- PDH, SONET/SDH用ストラタム・クロック・ジェネレータ
- ビデオ・クロック

IDT5V9885(VersaClock) ソフトウェアツール
<豊富なリファレンスデザイン>
ザイリンクスFPGA( Virtex-5、Virtex-4等)
<カスタム対応可能>

* サンプルの提供は年間1,000個以上お使いになる可能性が有る方に限らせていただきます。
▲ページトップへ
|
|
|