|
|
 |
 |
ザイリンクス Extended Spartan-3A は、低コストアプリケーションで要求されるロジック、コネクティビティ、ハード IP にかかるコストをそれぞれ最適化した3つのプラットフォームの選択が可能となります。
- DSPデジタル信号処理アプリケーション向けの Spartan-3A DSP、メインストリームのアプリケーション向けの Spartan-3A、不揮発性アプリケーション向けの Spartan-3AN のラインアップ
- 量産アプリケーション向けに複数の FPGA から最適な機能とコストのバランスの FPGA を選択可能
|
▲ページトップへ |
 |
|
▲ページトップへ |
 |
| プログラマブル Vccaux |
|
 |
- 2電源ソリューション
- 例えば、Vcco = Vccaux = 3.3V の共通化が可能
| |
Spartan-3A DSP
Spartan-3A |
Spartan-3AN |
Spartan-3E
Spartan-3 |
| VCCINT |
1.2V |
1.2V |
1.2V |
| VCCAUX |
2.5V or 3.3V |
3.3V |
2.5V |
| VCCO |
1.2V to 3.3V |
1.2V to 3.3V |
1.2V to 3.3V |
|
|
| ■ SPI/BPI Flash コンフィギュレーション |
|
 |
- 汎用 Flash (SPI/BPI Flash) を使用した低コストコンフィギュレーションをサポート
- SPI = Serial Peripheral Interface, BPI = Byte Peripheral Interface
- コンフィギュレーション・データ、MicroBlaze 用コード、システムデータを1つの Flash に格納可能。
- 複数パターンのコンフィギュレーションデータをマルチブート
※多岐なコンフィギュレーションモードをサポートしている為、コンフィギュレーション兼用ピンを増やしています。ユーザー IO 見積の際はご注意下さい |
 |
|
| ■ 豊富な IO 機能 |
 |
| Features |
Spartan-3A DSP
Spartan-3A
Spartan-3AN |
Spartan-3E |
Spartan-3 |
| Input-Only Pins |
Yes |
Yes |
No. All I/O Pins |
| I/O Structure |
Staggered |
In-Line |
Staggered |
| Programmable Input Delay - Combinatorial |
Dynamic,
16 Values |
Programmable,
12 Values |
Programmable,
1 Value |
| Programmable Input Delay - Registered |
Programmable,
8 Values |
Programmable,
6 Values |
Programmable,
1 Value |
| IO Banks |
4 |
4 |
4 ~ 8 |
| On-Chip Differential Termination |
Yes, ~100Ω |
Yes, ~120Ω |
N/A |
On-Chip Single-Ended Termination
DCI (Digitally Controlled Impedance) |
N/A |
N/A |
Yes |
| Slew Rates |
3 (Fast/Slow/Quietio) |
2 (Fast/Slow) |
2 (Fast/Slow) |
| Hot Swap |
Fully Supported |
Requires Sequencing |
Requires Sequencing |
| VIN Absolute Maximum |
4.6V |
4.4V |
4.05V |
| IDDR2 Register Cascade |
Yes |
Yes |
N/A |
○ DDR 用 FF を備えた IOB
Virtex-II と同等なアーキテクチャ
 |
|
| ■ Spartan-3A DSPの 特徴 |
|
 |
- ●Spartan-3AのアーキテクチャをベースにしたDSPに特化した Extended Spartan-3A FPGA
- 基本アーキテクチャ・IOスタンダード・コンフィギュレーションはSpartan-3Aと同等
- 画期的な DSPパフォーマンスとExtended Spartan-3Aのコストメリットを併せもつFPGA
- ●XtremeDSPTM 「DSP48A」スライスを実装
- これまでのエンベデッド乗算器ではなく、DSP48Aスライスを採用
- 乗算器、 積和演算、加算器が後段に接続されている乗算器、3 入力加算器、バレル シフタ、ワイド バス マルチプレクサ、マグニチュード コンパレータ、バス幅の広いカウンタを含む多くの独立した機能をサポート
- 複数の DSP48Aスライス接続のサポートにより、汎用 FPGAファブリックを使用せずにワイドな演算処理、DPS フィルタ、複雑な演算機能を実行可能
- 高性能と効率的なシリコン利用を実現しながら、消費電力量を低減
- ●2つのラインアップ
- XC3S1400Aよりも大きなロジックリソース・メモリリソース
- CS484パッケージを新規追加
- ●ISE 開発ツールは「ISE9.1 サービスパック3」よりサポート
|
 |
|
| ■ DSP48Aスライス |
|
 |
- 2の補数による符号付18×18ビット入力、 36ビット出力の乗算器
- DSP48A 内の加算器を使用することにより、 9つのスライスロジックリソース節約
- レジスタ付き累積フィードバックが可能な、 2入力の柔軟な48ビット加算器 / 減算器
- 乗算器前段の加算器(pre-adder)により、対照フィルタにおける加算処理をDSP48A内で処理可能
- 乗算器入力18ビット Bバスを隣接DSP48Sへカスケード接続して入力サンプルの伝播をサポート
- 48ビット Pバスを隣接DSP48Aへカスケード接続して部分的な結果の出力伝播をサポート
- 乗算器と 17ビット オペランド右シフトの算術サポートによってワイド乗算器の部分積をアライン(パラレルまたは順次の乗算)
- 制御信号およびデータ信号のパフォーマンス向上のための内部パイプラインレジスタを柔軟にコンフィギュレーション可能
- 内部の各レジスタは、リセットとクロックイネーブルを独立して制御可能
|
 |
|
| ■ XtremeDSP DSP48スライス比較表 |
|
 |
| デバイス |
Spartan-3A DSP |
Virtex-4 |
Virtex-5 |
| 名称 |
DSP48A |
DSP48 |
DSP48E |
| 乗算器 |
18 x 18 |
18 x 18 |
25 x 18 |
| プリアダー (前置加算器) |
はい |
いいえ |
いいえ |
| カスケード入力 |
1 |
1 |
2 |
| カスケード出力 |
はい |
はい |
はい |
| 専用 C 入力 |
はい |
いいえ |
はい |
| 加算器 |
2 入力 48 ビット |
3 入力 48 ビット |
3 入力 48 ビット |
| ALU ロジック機能 |
いいえ |
いいえ |
はい |
| パターン検出 |
いいえ |
いいえ |
はい |
| SIMD ALU サポート |
いいえ |
いいえ |
はい |
| 信号伝達 |
キャリーイン |
キャリーイン |
キャリーイン/アウト |
| RTL サポート |
主機能 + 前置加算 |
主機能 |
主機能 |
|
|
| ■ 強化されたプログラマブル入力ディレイ |
|
 |
- プログラマブルな入力ディレイタップでデータ有効ウインドウを調整可能
- 非同期入力に対してダイナミック入力ディレイをサポート (Spartan-3A/3AN のみ)
- DDR メモリのインタフェースに最適
|
 |
|
| ■ Spartan-3AN の特徴 |
ONLY |
 |
- 業界初の 90nm ワンチップ FPGA (Spartan-3A + FlashROM を1チップ化) 限られたスペースのアプリケーションに最適
- 最高 11Mb の容量を備えた業界最大のオンチップユーザー Flash
- 「MultiBoot コンフィギュレーション」や「MicroBlaze 用ユーザーコードの格納」など有効活用可能
- 内蔵 Flash は10万回のプログラム/消去、20年のデータ保持期間をサポート
※Vccaux は 3.3V Only |
|
| ■ サポート IO スタンダード |
|
 |
●シングルエンドスタンダード
| Standard |
Description |
Vcco |
Vref |
Spartan-3A
Spartan-3AN
Spartan-3A DSP |
Spartan-3E |
Spartan-3 |
| LVTTL |
Low Voltage TTL |
3.3V |
- |
○
(2-24mA) |
○
(2-16mA) |
○
(2-24mA) |
| LVCMOS33 |
Low Voltage CMOS
※ (mA) はドライブ能力を示す |
3.3V |
- |
○
(2-24mA) |
○
(2-16mA) |
○
(2-24mA) |
| LVCMOS25 |
2.5V |
- |
○
(2-24mA) |
○
(2-12mA) |
○
(2-24mA) |
| LVCMOS18 |
1.8V |
- |
○
(2-16mA) |
○
(2-8mA) |
○
(2-16mA) |
| LVCMOS15 |
1.5V |
- |
○
(2-12mA) |
○
(2-6mA) |
○
(2-12mA) |
| LVCMOS12 |
1.2V |
- |
○
(2-6mA) |
○
(2mA Only) |
○
(2-6mA) |
| GTL |
Gunning Transceiver Logic |
- |
0.8V |
- |
- |
○ |
| GTL+ |
GTL Plus |
- |
1.0V |
- |
- |
○ |
| HSTL Class I |
High-Speed Transceiver Logic
※ Class 分けは Vtt (外部プルアップ)
及び Vref 仕様の違い |
1.5V |
0.75V |
○ |
- |
○ |
| HSTL Class III |
1.5V |
0.9V |
○ |
- |
○ |
| HSTL18 Class I |
1.8V |
0.9V |
○ |
○ |
○ |
| HSTL18 Class II |
1.8V |
0.9V |
○ |
- |
○ |
| HSTL18 Class III |
1.8V |
1.1V |
○ |
○ |
○ |
| PCI 33MHz |
Peripheral Component Interconnect |
3.3V |
- |
○ |
- |
- |
| 3.0V |
- |
○ |
○ |
|
| PCI 66MHz |
3.3V |
- |
○ |
- |
- |
| 3.0V |
- |
○ |
○ |
- |
| PCI-X |
3.3V |
- |
○ |
- |
- |
| 3.0V |
- |
○ |
○ |
- |
| SSTL3 Class I |
Stub Series Terminated Logic
※ Class 分けは Vtt (外部プルアップ)
仕様の違い |
3.3V |
1.5V |
○ |
- |
- |
| SSTL3 Class II |
3.3V |
1.5V |
○ |
- |
- |
| SSTL2 Class I |
2.5V |
1.25V |
○ |
○ |
○ |
| SSTL2 Class II |
2.5V |
1.25V |
○ |
- |
○ |
| SSTL18 Class I |
1.8V |
0.9V |
○ |
○ |
○ |
| SSTL18 Class II |
1.8V |
0.9V |
○ |
- |
○ |
|
●差動信号スタンダード
| Standard |
Description |
Vcco |
Spartan-3A DSP |
Spartan-3
Spartan-3AN |
Spartan-3E |
Spartan-3 |
| Bus LVDS |
|
2.5V |
○ |
○ |
○ |
○ |
| LDT (ULVDS) |
Lightning Data Transport (HyperTransport) |
2.5V |
- |
- |
- |
○ |
| LVDS |
Low Voltage Differential Signaling |
2.5V |
○ |
○ |
○ |
○ |
| 3.3V |
○ |
○ |
- |
- |
| LVDS EXT |
LVDS Extended |
2.5V |
- |
- |
- |
○ |
| LVPECL |
Low Voltage Positive ECL |
2.5V |
○ (Inputs) |
○ |
○ (Inputs) |
○ |
| 3.3V |
○ (Inputs) |
○ |
- |
- |
| Mini-LVDS |
mini-LVDS |
2.5V |
○ |
○ |
○ |
- |
| 3.3V |
○ |
○ |
- |
|
| PPDS |
Point-to-Point Differential Signaling |
2.5V |
○ |
○ |
- |
- |
| 3.3V |
○ |
○ |
- |
- |
| RSDS |
Reduced Swing Differential Signaling |
2.5V |
○ |
○ |
○ |
○ |
| 3.3V |
○ |
○ |
- |
- |
| TMDS |
Transition Minimized Differential Signaling |
3.3V |
○ |
○ |
- |
- |
|
|
| ■ 消費電力を低減させるサスペンド・モード |
|
 |
- FPGA のデータを保持したままで、低消費電力を実現するサスペンドモードを追加
- 従来のハイバネートモードもサポート
| |
Spartan-3A DSP/3A/3AN
Suspend Mode |
Spartan-3A/3AN
Hibernate Mode |
Spartan-3E/3L
Hibernate Mode |
| FPGA コンフィギュレーションデータ |
保持される |
消失 |
ユーザーアプリケーションのデータ
(FF, RAM, SRL16) |
保持される |
消失 |
| 低消費電力モードからの復帰時間 |
約500μs |
FPGA コンフィギュレーション時間 |
| 消費電力 |
Low |
Lowest |
| 供給電源 |
供給したままで OK |
供給停止 |
Vcco 以外の供給停止 |
|
 |
|
▲ページトップへ |
 |
| ■ ザイリンクス Spartan-3AN スタータキット「HW-SPAR3AN-SK-UNI-G 」 |
 |

>>Spartan-3ANスタータキット詳細
|
- 搭載FPGA:XC3S700AN-FG484 (70万システムゲート)インターナルフラッシュBits 8Mb(保護、ロックダウン、消去機能によるリアルタイムコントロール含む)
- 搭載PROM:XCF04S-VOG20C
- DDR2 SDRAM 、32Mbit パラレルFlash、2-16SPI Flash
- 4チャネル D/Aコンバータ、2チャネル A/Dコンバータ
|
|
| ■ ザイリンクス Spartan-3A スタータキット「HW-SPAR3A-SK-UNI-G」 |
 |

>>Spartan-3Aスタータキット詳細
|
- 搭載FPGA/PROM:XC3S700A-FG484 (70万システムゲート )XCF04S-VOG20C
- DDR2SDRAM 、パラレルFlash、SPI Flash
- イーサネット 10/100 PHY
|
|
▲ページトップへ |