東京エレクトロンデバイス PLD Solution Product Group

	Spartan-6の概要・主な特徴
	Spartan-6の基本スペック・ラインアップ
	Spartan-6のアーキテクチャ
	お問い合わせ

Spartan®-6 FPGA は、コストを重要視するアプリケーションにおいて低リスク、低コスト、低消費電力、そして高性能といった要素を最適なバランスで提供します。実績を誇る低消費電力 45nm、9 層の銅配線テクノロジ、デュアル酸化膜テクノロジを採用した Spartan®-6 FPGA は、Spartan シリーズの第 6 世代にあたり、高度な電力管理テクノロジ、最大 150,000 のロジックセル、統合された PCI Express® ブロック、最先端のメモリサポート、250MHz で動作する DSP スライス、3.125Gbps の低消費電力トランシーバを備えています。
≫Spartan-6 ファミリ製品パンフレット（ザイリンクスWEBサイトへリンク）

▲ページトップへ

ターゲットデザインプラットフォームの基礎　低消費電力　低コストデバイス
●低リスク、低コスト、低消費電力、高性能の最適なバランスを提供
●低消費電力 45nm、9層メタル配線、デュアルオキサイドプロセス技術によって製造された低コスト FPGAファミリの次世代版

	Spartan-6 LX FPGA ●高性能ロジックおよびメモリ向けに最適化された低消費電力FPGA ●高度な機能向上により、消費電力全体を最高で50%削減
	Spartan-6 LXT FPGA ●低消費電力 3.125 Gbps GTP トランシーバシリアルコネクティビティ ●統合された PCI Express® エンドポイントブロック

基本SPEC
プロセス	45nm
コア電源	1.2V (LX and LXT FPGAs, -2 and -3 speed grades) 1.0V (LX FPGAs, -1L only)
IO電源	1.2V to 3.3V

≫ Spartan-6 スペック拡大表示はこちらをご覧ください。
Virtex-6_spec

Spartan-6 FPGA 特徴

特長	LXT	SXT
6入力LUT 45nm 低電力プロセステクノロジ	○	○
1050MHz クロックマネージメントタイル　(2 DCM + 1 PLL)	2‐6	2‐6
250MHz ブロック RAM (Kbits)	216 - 4824	936 - 4824
メモリインターフェイスコントローラブロック	0 - 4	2 - 4
1.05Gbps SelectIO™ テクノロジ	○	○
250MHz DSP48A1 スライス	8 - 180	38 - 180
3.125 Gbps GTP トランシーバ	--	2 - 8
PCI Express® エンドポイントブロック	--	1
エンベデットプロセッシング	○	○
低消費電力マネージメントモデル	○	○
強化されたコンフィギュレーションおよびビットストリームの保護	○	○

▲ページトップへ

アーキテクチャの共通化により、IPやデザインの活用等が可能

内蔵されたメモリコントローラ、DSPスライス、簡単に使用できる高性能システム IPなどの機能を備え、汎用のフラッシュによりコンフィギュレーションが可能
それぞれが18Kビットを格納するデュアルポートブロックRAMによる効率的なオンチップローカルストレージ
40以上の I/O規格およびプロトコルをサポート
AESおよび Device DNAによって向上した IP セキュリティ
機能とOSサポートを拡張させるMMUおよびFPU付きのMicroBlaze 7.0を使用してエンベデッドシステムを構築
メモリバンド幅が12.8GbpsのハードDRAMメモリコントローラによるメモリアクセスの高速化

6入力LUTの45nm低電力プロセステクノロジ

Spartan-6 FPGA ファミリは、最初に Virtex-5 FPGA ファミリで導入された CLB ストラクチャを採用することにより、低リスクでより効率的なデュアルレジスタ 6 入力 LUT (ルックアップテーブル) を提供

高効率の 6 入力 LUT により、パフォーマンスが向上して消費電力が削減
パイプラインを中心とするアプリケーション向けにデュアルフリップフロップで設計された LUT
柔軟性に優れた LUT は、ロジック、分散 RAM またはシフトレジスタとしてコンフィギュレーション可能
システムレベルの統合に 3,400 ～ 150,000 のロジックセル

メモリインターフェイスコントローラブロック

DDR, DDR2, DDR3, and LPDDR support
最大データレート 800Mbps (最大 12.8Gbps のバンド幅)
内部の 32、64、または 128 ビットデータインターフェイスが、MCB へのシンプルかつ信頼性の高いインターフェイスを提供
独立した FIFO を備えた複数ポートバスストラクチャにより、デザインにおけるタイミングの問題を軽減
メモリインターフェイスデザインのタイミングが予測可能
プロセス全体をソフトウェアウィザードがガイド

PCI Express エンドポイントブロック

45nm 低消費電力テクノロジを用いて実装された Spartan-6 が内蔵する PCI Express 1.1 用エンドポイントブロックは、低リスクで PCI Express Base 仕様に準拠

GTP トランシーバと相互動作し、PCIe® エンドポイントおよびルートポート機能を提供
内蔵のハード IP によりロジックリソースの使用が可能になり、消費電力を低減
PCI SIG® 検証済み Gen1 に準拠 (integrators list (規格適合製品リスト) に掲載)
低コストの PCI™ テクノロジは 32 ビット、66MHz の仕様に準拠
Spartan-6 LXT FPGA デバイスで使用可能

3.125 Gbps GTP トランシーバ

各 GTP トランシーバは、622Mbps ～ 3.125Gbps のデータレートで動作できるトランスミッタおよびレシーバの組み合わせで構成

最も低い消費電力でシリアルプロトコルをインプリメント
デバイスは最大で 8 個のギガビットトランシーバ回路を搭載
最高 3.125Gbps のパフォーマンス
高速シリアルインターフェイス : Serial ATA、Aurora、1G イーサネット、PCI Express、OBSAI、CPRI、EPON、GPON、DisplayPort、XAUI
低消費電力- 3.125Gbps で 150mW 以下 (typ値)
Spartan-6 LXT FPGA デバイスで使用可能

劇的な消費電力の削減

実績を誇る低電力 45nm プロセステクノロジの採用
スタティック電力で最大 50%、ダイナミック電力で最大 40%の消費電力軽減
高性能 1.2V コア電圧(LX および LXT FPGA、-2 と -3 スピードグレード）または低消費電力 1.0V コア電圧(LX FPGA の -1L のみ)オプションで電力管理
電力を消費しないハイバネート電源モード
複数ピンでのウェイクアップ、制御によってステートとコンフィギュレーションを維持するサスペンドモード

≫Spartan-6 FPGA ファミリ詳細　（ザイリンクスWebサイトへリンク）

お見積もり依頼はこちら。

技術的なお問い合わせは TED Support Web にて承っています。（要ユーザ登録）

全般的なお問い合わせはこちら。

▲ページトップへ