世界初のマルチ・プラットフォームFPGA

次世代製品シリーズであるVirtex-4は、Virtex-IIとVirtex-II ProプラットフォームFPGAの実績を踏まえ、世界中の800名を超えるシステム・デザイナのさまざまな意見を反映して仕様を決定しました。その結果、100を 超える技術革新が盛り込まれるとともに、LX FPGA（ロジック主体アプリケーション用）、SX FPGA（高性能信号処理アプリケーション用）、FX FPGA（高速シリアル接続および組み込みプロセッシング向けアプリケーション用）という3つのドメインに最適化されたプラットフォームFPGAアーキテクチャを用意し、合計17種の製品から最適なデバイスを選べるようにしました。 マルチ・プラットフォームへの対応により、目的のアプリケーションに最適なリソースの組み合わせを選べるため、 最高の性能を最も低いコストで実現することが可能になります。

最新の90nmプロセス

Virtex-4ファミリは300mmプロセスによって製造された世界初のマルチ・プラットフォームFPGAです。ザイリンクスは、製造パートナであるUMC社とともに、90nmプロセスの実績でPLD業界を1年以上リードしており、また、先進のディープ・サブミクロン設計技術、ハードIPブロックの統合、トリプル酸化膜90nmプロセス技術といったテクノロジにより、コストと消費電力を最大50％削減しています。マルチ・プラットフォーム対応に加え、こうした技術面での革新によって前世代FPGAと比べ 最大で10倍の対価格性能比を達成しています。

ASMBLアーキテクチャ

Virtex-4 LXプラットフォームFPGA-

LXプラットフォームは、Virtex-4の基本的なFPGA機能に特化したデバイスで、特にロジック、メモリを充実させたラインナップです。LXプラットフォームは最大20万ものロジック・セルを利用でき、FPGAファミリとして世界最高のロジック集積度を達成しています。

Virtex-4 SXプラットフォームFPGA-

SXプラットフォームは、LXプラットフォームが持つ基本機能に加え、SmartRAMメモリ・ブロックを増やし、最大で512 XtremeDSPスライスまでサポート可能であり、現在 市場で入手できるFPGAのなかで最高性能となっています。最高速の500 MHzで動作させた場合、数値演算能力はDSP帯域幅総計で256 GigaMACs/秒に達するが、それでも消費電力は57μW/MHzに過ぎません。

Virtex-4 FXプラットフォームFPGA

FXプラットフォームは、32ビットRISC PowerPCを最大2つ内蔵しており、702ドライストンMIPSを超える処理能力を実現するとともに、組み込み型10/100/1000 Ethernet MACコアを最大4つ搭載可能であるため、高度な組み込みプロセッシング・アプリケーションに対応可能です。新たに補助プロセッサ・ユニット（APU）を搭載し、プロセッサとFPGAハードウェア・リソースの緊密な 連携が可能になったため、柔軟でしかも非常に高性能な統合ソフトウェア／ハードウェア設計を実現できます。さらに、高速なRocketIOシリアル・トランシーバを最大24搭載でき、600 Mbpsから6.5Gbpsまでの転送速度をサポートできるため、業界最高レベルの高速シリアル転送を実現できます。これにより6.25、4、3.125、2.5、1.25、0.6 Gbpsといった、高速シリアル転送の重要なスペックをすべてサポートしています。

パフォーマンス・アドバンテージ

最高速のFPGA性能

• 0.6-6.5Gbps RocketIOシリアルトランシーバ
• 500MHzXtremeDSP スライス
• 500MHz FIFO/BRAM/DCM

高集積 FPGA

• 200,448ロジックセル数までをサポート
• Virtex-IIProと比較して約2倍の集積規模

継承された上位互換性

• Virtex-IIシリーズの全ての機能ブロックを完全サポート
  Select IO、ロジック、メモリ、XtremeDSP、クロック、RocketIO、
  PowerPC,IP
• 新しいデザインに従来のIP資産を採用可能

500MHz フレキシブルLUT アーキテクチャ 　全て

最も柔軟性の高い高性能ロジックアーキテクチャ

Virtex-4のCLBは4つのSliceで構成され2つのSliceはロジック、メモリ、シフトレジスタとして使用可能で、2つのSliceはロジック専用となっています。
各スライスは、4 入力ルックアップ テーブル (LUT)、フリップフロップ、マルチプレクサ、演算ロジック、キャリー ロジック、専用の内 部ルーティングを保持します。 専用 AND/OR ロジックは、広範な入力ファンクションをインプリメントします。

500MHz Smart RAMメモリ ・ハイアラーキ　　全て

FIFOとしても使用可能な高性能BlockRAM

Virtex-4のBlockRAMは18Kbitのメモリ容量を持ち、最大500Mhzで動作可能です。また新たな機能としてBlockRAMはマルチレートFIFOとして使用する事が可能です。従来ロジック＋メモリで構成していたFIFOが200ロジックセルものロジックを低減する事が出来、かつ高速に動作させる事が出来ます。Virtex-4のBlockRAMは最高の使用効率、消費電力、性能を実現しました。

500MHz DCM デジタルクロック管理　　全て

32本　豊富なクロック リソース

Virtex-4ではグローバルクロックリソースを倍増させました。デバイス全体で32本のクロック、48本のリージョナルクロックを使用する事が出来ます。またグローバルクロックは差動信号をそのまま駆動する事が可能で低スキューでチップ全体を 500MHz でクロッキング可能とし、 30% のジッタ減少などハイパフォーマンスになっています。

1Gbps SelectIOパラレル I/O　　全て

1Gbpsを超えるSelectIOテクノロジ

Virtex-4は強力な高速メモリおよびネットワーキング インタフェースの構築を簡易化します。どの Virtex-4 プラットフォームも設定可能なハイパフォーマンス SelectIOテクノロジを搭載。これにより多様な I/O 規格に対応することが可能になります。Virtex-4 FPGA は、最高 960 のユーザー I/O を提供し、20 種をこえるシングルエンドおよび差動電気 I/O 規格をサポートし最大で　差動 1 Gbps 、シングルエンド600Mbpsの動作速度を可能にしています。

すべての I/O に組み込まれた最新のChipSyncテクノロジによって、最新の高速コンポーネントとのソース同期化インタフェースが容易に行えます。

しかも各I/O ブロックは、XCITE テクノロジの採用でオンチップ アクティブ I/O 終端を実現。これにより外部終端レジスタを除去してシグナルインテグリティを向上し、ボードスペースとコストを節約することが可能になります。

ChipSync ソース同期化インタフェース テクノロジをすべての I/O に搭載

Virtex-4の全てのIOBにはプログラマブルディレイ素子を搭載し、 80 ps 毎にデータおよびクロック チャネルの遅延をコントロールする事が可能となりました。これによりセットアップやホールドの必要条件を満たし、確実にデータをキャプチャすることが可能になります。データおよびクロック信号間でスキューを生成するルーティング問題を補正することで、SRAM、FCRAM II、RLDRAM II などの高速メモリ用ネットワーク インターフェイスやメモリ インターフェイスのインプリメンテーションを簡易化します。

またChipSync テクノロジではエンベデッド なSERDES によりパラレル バス インターフェイスをシリアル化 / 非シリアル化してデータレートを内部の FPGA 回路と一致させることにより、デザインを簡易化しパフォーマンスを大幅にアップする事が出来ます。これによりChipSyncテクノロジは、差動 I/O で 1 Gbps を超えるデータ レート、シングルエンド I/O で 600 Mbps を超えるデータ レートを実 現。SPI-4.2、XSBI、SFI-4 や RapidIO およびHyperTransport などのインターフェイスのデザインを簡略化することが可能になりました。

500MHzXtremeDSPスライス　　全て

超高速なDSPシステムを実現

Virtex-4は従来の18x18bitの乗算器に加え、アキュムレータを実装することによりよりハイパフォーマンスの信号処理を実現しました。
１つのDSPスライスはエンベデッドで搭載され、18x18bitの乗算器とアキュムレータで構成されます。このアキュムレータは動作中に変更可能な40 を超える動作モードをサポートし、乗算器、乗算累算器、乗算加算器/減算器、3 つの入力加算器、バレル シフタ、ワイド バス マルチプレクサ、ワイド カウンタなどに設定する事が出来ます。最大 512 の XtremeDSP スライスが速度 500 MHz で稼動しながら、信号処理の複雑な課題を解決できます。

デザインセキュリティ　　全て

Secure Chip AES ビットストリームの暗号化/復号化テクノロジ

Virtex-4 FPGA は、世界中の金融機関で使用されている AES (Advanced Encryption Standard) テクノロジを使用してデザインを保護します。 Virtex-4のSecure Chip AESはソフトウェアベースのビットストリーム暗号化とオンチップのビットストリーム復号化ロジックで、256 ビット暗号キーの保管に専用メモリを使用しています。 暗号キーと暗号化されたビットストリームをザイリンクスの ISE ソフトウェアを使用して生成。設定時に Virtex-4 デバイスが着信ビットストリームを復号化します。

0.6-11.1Gbps RocketIOシリアル・トランシーバ　　のみ

611Mbps〜6.5Gbps　高速Serdes内蔵

Virtex-4 FXに内蔵されているRocketIOシリアルトランシーバは最も広いレンジを誇る柔軟なSERDESで、600Mbpsから6.5Gbpsまでのシリアル通信を可能にします。8B/10Bのエンコーダ、デコーダに加え64B/66Bのエンコーダ、デコードなどをサポートし10Gbit EthernetやSONETのアプリケーションにも対応します。また先進の Tx / Rx EQ 技術 を搭載し、チップ間、バックプレーン、オプティカル デバイスなどの最も広範な規格、およびプロトコルに準拠します。最大で24個のRocketIOが内蔵されています。

内蔵イーサネットMAC　　のみ

10/100/1000 Mbps対応のエンベデッドイーサネットMAC

Virtex-4 FX は、最高 4 つまでの イーサネット media access controller (MAC) ブロックを内蔵しています。この内蔵イーサネットMACブロックはIEEE 802.3 準拠し、 10/100 Mbps モード 、1000 Mbps モード 、10/100/1000 Mbps モードの３つをサポートします。またプログラマブル PHY インタフェース (MII、GMII、RGMII、SGMII) をサポートします。このイーサネット MAC は、 UNH-検証済みのインターオペーラビリティを提供し、確実なパフォーマンスを提供します。　　　　
この統合された機能は、FPGA ファブリック内のイーサネット MAC 当り約 1,800 のロジック セルを多目的のために使用可能にしてデザインおよび検証時間を短縮してシステム コスト全体を削減します。

強化された PowerPC405 プロセッサ　　のみ

450 MHz、702 DMIPS PowerPC

Virtex-4FX は、単一デバイスに最高 2 基の PowerPC405、32 ビット RISC プロセッサ コアを提供します。これらの定評のあるプロセッサによって、ハイ パフォーマンスと広範なサードパーティ サポートが実現。また最新の Auxiliary Processor Unit (APU) コントローラは、ハードウェア アクセレレータとコプロセッサの統合を簡易化します。 Virtex-4のPowerPCは、VirtexII-Proに搭載のPowerPCを強化したもので、450 MHz、702 DMIPS で動作可能なRISC コア (32 ビット Harvard アーキテクチャ ) です。