東京エレクトロンデバイス PLD Solution Product Group

	Virtex-6の概要・主な特徴
	Virtex-6の基本スペック・ラインアップ
	Virtex-6のアーキテクチャ
	お問い合わせ

Virtex®-6 FPGA ファミリは、ターゲットデザインプラットフォームの基礎となる高性能デバイスです。　前世代の製品と比較すると、最大で 50% の消費電力低減と 20% のコスト削減を実現するこの新しいデバイスファミリは、プログラマビリティ、DSP ブロック、メモリ、高性能トランシーバ機能を含むコネクティビティサポートを最適なバランスで提供し、より高いバンド幅と性能に対する飽くなき要求に対応します。
≫Virtex-6 ファミリ製品パンフレット（ザイリンクスWEBサイトへリンク）

▲ページトップへ

ターゲットデザインプラットフォームの基礎　高性能デバイス
●プログラマビリティ、DSP ブロック、メモリ、高性能トランシーバ機能を含むコネクティビティサポートを最適なバランスで提供

	Virtex-6 LXT FPGA ●高デンシティロジック ●シリアルコネクティビティ
	Virtex-6 SXT FPGA ●ロジック ●シリアルコネクティビティ ●DSP

基本SPEC
プロセス	40nm
コア電源 (Vccint)	1.0V(-1,-2,-3 speed grades only) 0.9V(-1L speed grade only)
IO電源 (Vccio)	1.2 to 2.5V

≫ Virtex-6 スペック拡大表示はこちらをご覧ください。
Virtex-6_spec

Virtex-6 FPGA 機能

特長	LXT	SXT
6 入力 LUT の 40nm ExpressFabric™ アーキテクチャ	○	○
600MHz クロックマネージメントタイル (2 MMCM)	6 - 18	12 - 18
600MHz ブロック RAM	156 - 720	704 - 1064
ChipSync テクノロジの 1.40Gbps SelectIO	○	○
6.5Gbps GTX トランシーバ	12 - 36	12 - 36
PCI Express エンドポイントブロック	1 - 2	2
イーサネットメディアアクセスコントローラ	4	4
600MHz DSP48E1 スライス	288 - 864	1,344 - 2,016
システムモニタと ADC (アナログ-デジタルコンバータ)	○	○
3 世代目のスパースシェブロンパッケージテクノロジ	○	○
コンフィギュレーションおよびビットストリームの保護が強化	○	○

▲ページトップへ

アーキテクチャの共通化により、IPやデザインの活用等が可能

2 世代目の ExpressFabric™ テクノロジ、600MHz クロッキングテクノロジ、そして専用 IP ブロックによって、1 スピードグレード分のパフォーマンス向上を実現
柔軟性に優れた SelectIO™ テクノロジによる DDR3 メモリとの高バンド幅インターフェイス
DSP48E1 スライスを活用して DSP のパフォーマンスを向上

6 入力 LUT の 40nm ExpressFabric アーキテクチャ

2世代目の6入力 LUT アーキテクチャは、もっとも高いフリップフロップ対 LUT比率を持ち、パイプライン化を拡張
柔軟なLUTは、ロジック、分散RAM（LUTあたり64ビット/CLBあたり256ビット）、またはシフトレジスタにコンフィギュレーション可能
2世代目となる対照的なインターコネクト構造により、最短で最速の配線を実現
システムレベルの統合に74,500～758,800のロジックセル

劇的な消費電力の削減

最先端の 40nm プロセス、アーキテクチャ、ツール、およびシステムレベルでの最適化によって、コア電力を 30% 削減
低電圧オプションにより、パフォーマンスを大幅に低下させずに消費電力を 50% 削減
機能強化された SelectIO テクノロジで I/O 電力を最大 50% 低減

高速コネクティビティテクノロジー

GTX トランシーバは、150Mbps ~ 6.5Gbps のラインレートをサポートし、6.5Gbps で 150mW (typ 値) 以下という低消費電力
インテグレイテッド PCI ExpressR インターフェイスブロックは、Gen 1 と Gen 2 に準拠したコネクティビティを提供 (x1、x2、x4、x8)
ビルトインのトライモードイーサネット MAC ブロックは、IEEE 802.3 に準拠した 10/100/1000Mbps のコネクティビティを提供し、カスタムプロトコルを使用するより高いバンド幅用には 2.5Gbps モードもサポート
ザイリンクスソフト IP でシリアル RapidIO をインプリメント

▲ページトップへ

≫Virtex-6 FPGA ファミリ詳細　（ザイリンクスWebサイトへリンク）

お見積もり依頼はこちら。

技術的なお問い合わせは TED Support Web にて承っています。（要ユーザ登録）

全般的なお問い合わせはこちら。

▲ページトップへ