最先端のフラッシュテクノロジCPLD

XC9500シリーズCPLD ファミリは、高性能 、コスト最適化されたシリコンを包含する不揮発性のプログラマブルロジック ソリューション、無償デザイン ツール そして比類のないサポートを提供します。高性能低コストでザイリンクス FPGA と同一のデザイン環境を使用する XC9500シリーズCPLD は、柔軟で高度なロジック システムデザインに必要なものをすべてお届けします。ユニークな特徴として、デバイスのピン固定能力を向上する 豊富なブロックのファンイン、ノイズ マージンを改善するビルト イン型入力ヒステリシス、 I/O コントロールを強化するバス ホールド回路、電力シーケンスを不要にするホットプラグ機能、最大限の柔軟性を提供するローカルおよびグローバルクロック制御などの機能を備えています。

XC9500シリーズ全体のブロック

XC9500シリーズは論理部分を形成するファンクションブロックとI/Oピンの入出力設定等を行う I/Oブロック、入力又はフィードバックされた信号をファンクションブロックに配線するための配線領域ブロックから構成されています。ファンクションブロックはプログラマブルなAND項/フィックスドORのアレイとFFを中心としたマクロセルで構成されています。

ファンクションブロック

XC9500シリーズのファンクションブロックは最大54入力（XC9500は36入力）のWired AND Array, 90個の積項（プロダクトタームアロケータ、18個の独立したマクロセルで構成されています。

プロダクトタームアロケータ

ファンクションブロック内のプロダクトタームアロケータは、Wired AND Arryの出力を5本に対するフィックスドORで、マクロセルに入力します。マクロセル1つに対して１つの5入力OR（プロダクトターム）を持ち、他のマクロセルから積項を持ってきて5以上の積項を利用することができます。各ファンクションブロックには18のプロダクトタームがあるので最大90本個の全積項をマクロセルに入力することが可能です。また使用しないプロダクトタームは他のマクロセルに割り当てるなど柔軟な設計が可能になります。

マクロセル

XC9500シリーズのマクロセルではクロックを立上りで使用するか立下りで使用するか選択することができます。また、グローバルセット、リセットピンからの信号を使用するかプロダクトタームで生成した信号を使用するか選択できます。クロックも同様にクロックピンから直接使用するかマクロセル毎にプロダクトタームクロックを使用するか選択可能です。

I/Oブロック

XC9500シリーズのI/Oブロックでは空きピンをグランドピンとして設定することができます（プログラマブルグランド）。その他、CPLD出力信号の遷移時間を調整しノイズを低減するためのスルーレートコントロール機能やピン固定した後の設計変更も柔軟に対応が可能なプロダクトタームOE/反転OE機能があります。