|
ザイリンクス社は2月2日 (米国時間)、同社のフラグシップ製品である高性能 Virtex® および低コストSpartan® シリーズ FPGAの次世代版を発表した。これらの次世代製品は、システム デザイナの設計生産性を高め、開発コストを抑えることができるターゲット デザイン プラットフォームの基礎となる。困難なビジネスおよび技術的環境のもとでエレクトロニクス機器メーカが自社の先進性を維持するためにはプログラマビリティが不可欠な要素となってきている。ザイリンクスの新しいデザイン プラットフォームとサード パーティ ネットワークは、広範囲な市場と多様なアプリケーションに向けて FPGA ベースのシステム オン チップ (SoC) ソリューションを開発するための、より簡単でスマートな、そしてより戦略的に実行可能な設計手法をシステム設計者に提供するものである。
Virtex-6と Spartan-6ファミリは、10世代・25年に及ぶFPGAソリューションにおけるザイリンクスの市場およびテクノロジ先導性の上に構築された新しいFPGAである。新しいファミリは、自動車向けから、民生用電子機器、ワイヤレス・有線通信、および航空宇宙用機器などの様々な分野・市場にまたがる低消費電力、低コスト、高いバンド幅、高性能への飽くなき要求を満たすために、UMC と新しいファウンドリ パートナであるサムスンの最先端プロセス技術による性能とコストのメリットを活用した製品である。
ザイリンクスの社長兼CEOであるモーシェ・ガブリエロフ (Moshe Gavrielov) は「自社製品を差別化するためにカスタム化したいと思っているが、ASIC開発コスト高騰化の問題に直面している電子機器メーカにとって、今はFPGAが有力なシリコン プラットフォームの選択肢となる大きな転換期に差しかかっています。しかし、顧客が FPGA の採用頻度を増やすためには、グローバルな設計チームが、"プログマブルへの警鐘" に対応でき最近の困難な経済状況とビジネス環境のもとでも製品を迅速に市場導入できるような、包括的な設計環境を顧客に提供することが重要です」と語っている。
プログラマブルへの警鐘 (プログラマブルの必要性)
チップの開発および製造面での複雑性が増える一方で、より高いチップ集積度と性能の向上という大きなメリットが期待されるために、ムーアの法則の適用が延長され続けているが、半導体業界では次世代システム設計のために従来の特定用途向け集積回路 (ASIC) や特定用途向け汎用部品 (ASSP) に代わって、FPGAを採用するケースが増加しつつある。実際に、市場調査会社ガートナー社の予測によれば、2008 年の FPGA の設計案件数は ASIC による設計の約25倍となっており、同社は近い将来までプログラマビリティの必要性が拡大する傾向が続くだろうと見ている。
プログラマブルへの必要性に対処するためには 2 つの要件を満たす必要がある。第 1 の要件は、シリコンによるプログラマブルな技術革新により、FPGA が評価される重要な性能指数 (価格、消費電力、性能、集積度、機能、プログラマビリティ) のそれぞれで業界をリードする価値を提供すること。第 2 の要件は、市場投入までの期間の短縮と柔軟性への期待にFPGAが応えるためのツール、設計手法、IP を電子システムの設計者に提供することである。
ターゲット デザイン プラットフォーム ザイリンクスのターゲット デザイン プラットフォーム戦略は以下の 5 つの重要な要素で設定されている。
- ザイリンクスの新しいFPGAファミリとしてVirtex-6およびSpartan-6 FPGAの提供
- 業界で実証済みの設計手法をサポートし統合化した設計環境
- 業界標準のFPGAメザニン コネクタを採用した拡張可能な開発ボードおよびキット
- すぐに使用可能な知的財産 (IP) コア
- 詳細なリファレンス デザイン
ザイリンクスのFPGAデバイス以外の各要素は、ザイリンクスまたはサード パーティ ネットワークから提供され、デザイン サービス専門家の強力なエコシステムによってサポートされている。ターゲット デザイン プラットフォームを使用することにより、ソフトウェアおよびハードウェア設計者は同様にオープン スタンダード、共通の設計手法、開発ツール、ランタイム プラットフォームを活用することが可能になる。これにより、設計者はアプリケーションの共通基盤の開発にかける時間を短縮し、エンド アプリケーションに他社製品との差別化要素を盛り込むためにより多くの時間を割くことができるようになる。
Virtex-6および Spartan-6 FPGAファミリについて
UMCとサムスンの最新のプロセス技術を用いた、プログラマブル ロジックと再構成可能なハード IP の組み合わせが、Virtex-6および Spartan-6 FPGA の実現を可能にし、従来の FPGA ファミリと比較して半分の消費電力で2倍の性能を提供している。ザイリンクスは、複数のファウンドリを採用し顧客のために最適な技術ソリューションを提供している。ファウンドリ 2 社は、ザイリンクスの消費電力、性能、コストの最適化戦略的と連携しており、また低消費電力、最先端のプロセス技術を確立した定評のある半導体メーカとして業界で認められている。
最大76万ゲートのロジック集積度、38Mビットを超える Block RAM、2,000個のDSPスライスを搭載した新しいデバイスは、オン チップ性能の面で従来の性能を大きく向上している。さらに、これらの新しいファミリは、新しい機能を提供する。最高 11.2 Gbpsで動作する64個の GTHトランシーバは、光伝送市場でのOTU (光トランスポート ユニット) 仕様のサポートをしている。PCI Express 対応ハード ブロックはルート ポート機能をサポートする。専用 DDR3 メモリ コントローラもサポートする。これらの機能は、設計チームが、バックプレーン間接続や、光ファイバまたは銅ケーブルでの接続、チップ間接続、あるいは利用可能な最新の高速メモリとの接続など、どのような形でもシステムを統合化したいという要求条件に対応するのに有効である。新しいデバイス ファミリを用いることにより、システム設計者はザイリンクスの FPGA ファミリと開発用プラットフォーム上に展開されている 100を超えるIPコアとリファレンス デザインを活用して設計を進めることができる。
詳細については Webサイトhttp://japan.xilinx.com/6を参照のこと。また、同時発表のプレス リリース「Virtex-6 FPGA ファミリ」および「Spartan-6 FPGAファミリ」も参照のこと。
供給体制
デバイスの詳細情報とソフトウェアサポートはすでにSpartan-6のアーリーアクセスプログラムを通して利用可能となっている。Spartan-6デバイスは現在サンプル提供中である。
完全に統合化されたソフトウェアサポート、検証済みのIP、リファレンスデザイン、開発ボード、開発キットを含むザイリンクスのターゲット デザイン プラットフォームは2009年下半期に利用可能となる予定である。ザイリンクスのエンジニアリングサービスのサポートもエンジニアリングリソースと一緒にすでに利用可能となっており、顧客の設計チームの補強、専門家による設計面のアドバイス、FPGAの最適化の支援などを行っている。詳細についてはWebサイトhttp://japan.xilinx.com/servicesを参照のこと。
システムアーキテクチャ、システムデザインマネージャ、エンジニアは新しいSpartan-6に関する詳細情報、 または設計を開始するための情報をWebサイトhttp://japan.xilinx.com/6から入手可能となっている。
*Spartan-6ファミリの画像は以下のURLで公開している。
http://japan.xilinx.com/japan/j_prs_rls/2009/images/s6.jpg
※ このプレスリリースに記載されている会社名、製品名は、各社の登録商標または商標です。
ザイリンクスについて
ザイリンクス社 (NASDAQ:XLNX) は、プログラマブル ロジック ソリューションを提供するリーダである。1984 年に創立され、米国カリフォルニア州サンノゼに本社を持つ。日本においては、1989 年にザイリンクス株式会社を設立し、FPGA および CPLD 製品とその開発支援システムの販売とサポートを積極的に行っている。2009年は米国本社設立25周年、日本法人設立20周年となる。同社についての詳細な情報は日本語対応ホームページ http://japan.xilinx.com/ で公開している。
このプレスリリースに関するお問い合わせは下記へ
ザイリンクス株式会社 マーケティング本部 白土
東京都品川区大崎1-2-2アートヴィレッジ大崎セントラルタワー 4F
TEL: 03-6744-7777 FAX: 03-5436-0532
株式会社井之上パブリックリレーションズ ザイリンクス広報担当 鈴木/関
東京都新宿区四谷4-34 新宿御苑前アネックスビル6F
TEL: 03-5269-2301 FAX: 03-5269-2305
下記のザイリンクス株式会社ホームページもご参照ください。
トップページ: http://japan.xilinx.com/
プレスリリース(日本語)
: http://japan.xilinx.com/japan/j_prs_rls/
|