東京エレクトロンデバイス PLDソリューション情報ページ

FOR IMMEDIATE RELEASE

2010年5月6日

ザイリンクス、ISE Design Suite 12 を発表、
クロックゲーティング技術によりダイナミック消費電力を最大 30% 削減

AMBA 4 AXI4 IP のサポートの開始、デザイン保存機能や電力最適化技術などの改善
Virtex-6 およびSpartan-6 FPGA の生産性を大幅に向上

ザイリンクス社 (本社 : 米国カリフォルニア州サンノゼ、NASDAQ : XLNX) は 5 月 3 日 (米国時間)、消費電力とコストの最適化を画期的なレベルで実現し、設計の生産性向上を可能にする ISE® Design Suite 12 を発表した。ISE Design Suite が新機能として初めて提供するインテリジェントなクロックゲーティングを利用すれば、ダイナミック消費電力最大 30% 削減することが可能となる。新しい ISE 12 はまた、タイミングドリブンのデザイン保存機能を改善し、AMBA 4 AXI4 に準拠したプラグアンドプレイデザイン向け IP をサポートしたほか、直感的に分かりやすいデザインフローを採用した、さまざまな高性能アプリケーションのシステムコスト削減を実現する第四世代のパーシャルリコンフィギュレーション機能も備えている。

ISE Design Suite 12 は、ザイリンクスの Virtex®-6 および Spartan®-6 FPGA ファミリの全デバイスに対応しており、相互運用可能なデザインフローやツールコンフィギュレーションを備え、ロジック、デジタル信号処理 (DSP)、エンベデッドプロセッシング、システムレベルデザインの 4 つのドメインそれぞれに特化したデザインスイートを提供する業界唯一の設計ツールである。さらに、ソフトウェアインフラストラクチャやメソドロジの改善を多数取り込み、ランタイムの改善やシステムインテグレーションの合理化を可能にしている。また、ザイリンクスの最新世代デバイスファミリおよび各種ターゲットデザインプラットフォームの全般に渡って IP の相互運用性を高めることにも成功している。

ザイリンクスの ISE Design Suite 担当シニアマーケティングディレクタであるトムフィースト (Tom Feist) は、「ザイリンクスの FPGA は、幅広いアプリケーションやマーケットにおいて、何万人もの設計者にとって革新的なプラットフォームとなっています。設計者が次世代製品にザイリンクスの FPGA を採用し続けているのは、システムコストを削減しつつ、消費電力の低減と性能の向上という相反するニーズのバランスを取ることができるからです。ISE Design Suite 12 はソフトウェアレベルで消費電力とコストを革新的に削減することによって、Virtex-6 および Spartan-6 デバイスと各種プラットフォームの性能を最大限活かすとともに、設計生産性の全般的な向上を実現します」と語っている。

消費電力最適化のためのインテリジェントオートメーション

ISE Design Suite 12 は、インテリジェントなクロックゲーティング技術を業界で初めて採用している。この技術は、完全に自動化された分析機能とファイングレーン (ロジックスライス) 最適化機能を備えている。この機能は、デザインのダイナミック消費電力の散逸の主な要因となるトランジション数を削減するために開発されたものである。まず、一連のアルゴリズムを用いて設計を分析し、FPGA の各ロジックスライス中のシーケンシャルエレメント (「トランジション」) のなかで、ダウンストリームロジックを変更せず、トグルしたときに相互に連結するようなエレメントを検出する仕組みになっている。このソフトウェアは、クロックイネーブルロジックを生成することによって、ロジックスライスレベルにおいて不必要な活動を自動的にシャットダウンするため、クロックネットワーク全体をシャットダウンすることなく消費電力を抑制できる。

生産性とパフォーマンスの向上

ISE Design Suite 12 が提供する先進的なデザイン保存機能により、タイミング結果を反復可能なものとし、設計を早期に完成させることができる。設計を分割して重要なブロックだけに集中し、そこで必要なタイミングを得られたら、それらのブロックをロックして配置と配線を保存しておき、他のブロックの作業に移ることができる。ザイリンクスはプラグアンドプレイな FPGA デザインを促進するため、オープンなインターコネクトプロトコルである ABMA 4 AXI4 に基づいた IP インターフェイスの標準化を進めており、これによってザイリンクスおよびサードパーティプロバイダの IP の統合が容易になり、システム性能を最大化できる。ザイリンクスはまた、ARM 社と協力して AXI4、AXI4-Lite および AXI4-Stream の各規格を策定し、ザイリンクスの FPGA アーキテクチャへの効率的なマッピングを図っている。

パーシャルリコンフィギュレーションによりコストを削減

サンディア国立研究所 (Sandia National Laboratories) のエンベデッドシステムズエンジニアであるジョナサンドナルドソン (Jonathon Donaldson) は、「パーシャルリコンフィギュレーションは航空宇宙向けのアプリケーションに大変適しています。軌道上での『アップグレード』が可能なだけでなく、高価な割に集積度が低い放射線耐久型の不揮発性メモリの必要性を大幅に軽減できるからです。私たちはザイリンクス社の FPGA がパーシャルリコンフィギュレーションを使い始めたころからこの技術を利用してきました。各種ツールの品質の向上はすばらしく、ほとんどあらゆるケースで実用水準に達していますし、今回の最新バージョンではさらに使いやすくなっています」と語っている。

パーシャルリコンフィギュレーションは、パーシャルビットファイルのダウンロードによって、FPGA ロジックブロックの変更を他のロジックの動作に干渉することなく、ダイナミックに行なうことを可能にする技術である。ISE Design Suite 12 は、ザイリンクス FPGA の設計を容易にする、ユーザーが使い慣れた ISE の標準的なデザインフローと緊密に整合性を保った直感的なインターフェイスと単純化されたメソドロジを提供する。ISE パーシャルリコンフィギュレーションフローは、タイミングクロージャやデザインマネージメント、フロアプランニング、デザイン保存機能と同様に、ザイリンクスの実績あるデザインツールで利用できるようになった。

第四世代目となるオンザフライなパーシャルリコンフィギュレーション技術に対応したことによって、高機能アプリケーションを可能な限り小さなサイズのデバイスに組み込めるようになり、システムコストと消費電力を大幅に低減することが可能になる。次世代オプティカルトランスポートネットワーク (OTN) ソリューションの開発においては、マルチポートの 40G MUXPONDER インターフェイスを実装することが可能で、パーシャルリコンフィギュレーション機能を持たないデバイスとくらべてリソースを 3 分の 1 に抑えることができる (日本時間 2010 年 3 月 24 日のプレスリリース参照)。ザイリンクス FPGA のデザインでオンデマンドリコンフィギュレーション機能を利用することによりさらなる高柔軟性のメリットを享受するアプリケーションは、ソフトウェア無線をはじめ他にも数多く存在する。

今日から設計開始可能に

ISE Design Suite 12 の革新的な機能は段階的に発表される。Virtex-6 FPGA を用いたデザイン向けのインテリジェントなクロックゲーティングは、12.1 リリースで提供、出荷が開始される。Virtex-6 FPGA を用いたデザイン向けパーシャルリコンフィギュレーション機能は 12.2 リリースに、AXI4 IP のサポートは 12.3 リリースに含まれることになる。ISE Design Suite 12 は、Aldec 社、Cadence Design Systems 社、Mentor Graphics 社、Synopsys 社の最新のシミュレーションソフトウェアやシンセシスソフトウェアと相互運用が可能である。

さらに、12.1 リリースは以前のバージョンとくらべ、論理合成が平均で 2 倍、大規模設計の実装ランタイムが 1.3 倍などそれぞれ高速化されているほか、エンベデッドデザインメソドロジも改良されている。また、Virtex-6 FPGA マルチモードラジオターゲットデザインプラットフォームや、Spartan-6 FPGA 産業オートメーション、産業用イメージングターゲットデザインプラットフォーム、今年中に発売される Virtex-6 HXT FPGA 100G OTN およびパケットプロセッシングターゲットデザインプラットフォーム向けに、量産レベルの IP も随時提供していく予定である。

価格設定と供給体制

ISE Design Suite 12.1 はすべてのエディションが直ちに購入可能で、価格は Logic Edition の 2,995米ドル (定価) からとなっている。すべての機能が 30 日間限定で利用できる評価版をザイリンクスのウェブサイトから無料でダウンロードできる。ISE Design Suite 12.1 リリースの入手方法や、ISE Design Suite 12 が実現する低消費電力および低コストのメソドロジや革新的な生産性についての詳細は、http://japan.xilinx.com/ISE を参照されたい。

※ ザイリンクスの名称およびロゴ、Virtex、そのほか本プレスリリースに記載のブランド名は米国およびそのほか各国のザイリンクス社の登録商標または商標です。その他すべての名称は、それぞれの所有者に帰属します。