AES暗号処理方式 FPGAロジックセキュリティ・システム「IP Lock」 |
IPLockは信頼性の極めて高いAES暗号技術を採用したFPGAロジックセキュリティ・システムです。
IPLockをFPGAに組込み、暗号処理コントローラチップと接続するだけで、FPGA内のIP資産を不法な複製からプロテクトします。 |
 |
 |
 |
- AES-128暗号方式による強固なセキュリティ
- 約200msec 周期で認証データを変更・暗号化
- 自然乱数発生回路により、真にランダムな認証データの生成を実現
- 暗号処理チップを外すとロジックの一部あるいはすべての機能が停止
- FPGAとIP Lockの接続は2ラインのみ
- ラボラトリーズパックライタ必要なしで、10個 or 30個を用意
- 量産用途で有ればIP Lockライタ+ブランクチップを用意
|
| |
IP Lockシステム概要 |
| 自然現象を応用した完全ランダムシード発生機能 解読に対して非常に強固な耐性を発揮 |
|
| |
IP Lock詳細仕様 |
| ◆暗号方式： |
AES-128暗号方式 |
| ◆消費リソース： |
約400スライス/1ブロックRAM (Xilinx) |
| ◆IP Lock機能： |
暗号処理チップとIDが一致したときのみイネーブル出力、不一致の場合ディセーブル
ユーザロジックの機能(一部あるいはすべて)が停止
約200msecサイクルで認証データを変更・暗号化
IP Lockコアへのクロック入力不要 |
| ◆対応デバイス： |
Xilinx: Spartan-II, Spartan-IIE, Spartan-3, Spartan-3E,
Virtex, Virtex-II, Virtex-IIPro, Virtex-4, Virtex-5 |
| ◆オプション： |
「IP Lockライタ IPL-003WR」を使用することにより、ブランクの暗号処理チップ
(IPL-CHP、別売)に任意のIDを書き込むことができます。 |
| ◆販売元： |
株式会社デザイン・ゲートウェイ |
 |
|
| 品名 |
概要 |
単価（税別） |
価格（税込み) |
| IPL-010L |
IPコアネットリスト + ID書込済みチップ10個パック |
\4,000 |
10個 \42,000 |
| IPL-030L |
IPコアネットリスト + ID書込済みチップ30個パック |
\3,400 |
30個 \107,100 |
| IPL-003WR IP Lockライタ |
- |
- |
\73,500 |
| IPL-CHP |
IP Lockライタ専用ブランクチップ(最低発注数量100個単位) |
\900 |
100個 \94,500 |
|
- 貴重な回路データ資産を確実に保護
128bit-AESにより実証されたセキュリティ強度
常時認証により信号発生エミュレーションから保護
- セキュリティ機能のないFPGAにも適用可能
特殊な外部電源が不要
最小限の基板占有面積（8Pin-SOPで2信号の通信)
|
 |
|
お見積もり依頼はこちら
▲ページトップへ
|
